实现可编程逻辑电路的技术主要有三种，主要有两个特点：是否可重编程和是否易失。我们将介绍三种主要器件，它们是支持可编程电路的技术基础：反熔丝、双栅晶体管和基于SRAM的可编程电路。

01反熔丝

反熔丝的概念至少可以追溯到1957年，当时人们考虑在内存中使用。当编程电流被施加到反熔丝器件时，它将从正常的开路状态变为短路状态。这可以通过在两个导电层之间添加绝缘层来实现。施加大电流时，会在小面积内产生较大的功耗，熔断绝缘层。这是一种可以一次编程的技术，因为编程后绝缘材料已经被损坏的无法挽回。制造反熔丝器件有两种主要结构：多晶硅扩散区结构和金属-金属反熔丝结构。

双栅晶体管

反熔丝技术的主要缺陷在于其一次性可编程的特性。双栅(或浮栅)器件是一种特殊的晶体管，在其控制栅和晶体管沟道之间有一个浮栅，可用于非易失性编程和擦除。闪存器件(Flash memory)方便地使用了最新技术的浮栅器件，即EEPROM器件。EEPROM晶体管(电可擦)是UV-EPROM器件(紫外线可擦)的改进版，比后者更先进——UV-EPROM是一种可以用电机制(即在特定的电压偏置状态下)编程，用紫外线擦除的晶体管(所以在它们的名字中，UV代表紫外线擦除，E代表电手段写入)。UVEPROM器件不实用，因为如果要重新编程，必须从系统中取出，然后擦除，还需要昂贵的封装结构，带有让紫外光通过的窗口。EEPROM晶体管通过电偏置进行编程和擦除(因此得名EE)。它们更加灵活，因为它们可以在现场重新编程。EEPROM晶体管的结构如下图所示，是一种改进型MOS晶体管。控制栅类似于普通晶体管的栅极，而浮栅被氧化层包围，不能通过电极直接连接。将存储的内容写入器件需要将电子泵入浮栅，使其积累负电荷。浮栅上的负电荷掩盖了器件的沟道，使其在一定程度上较少受到施加在控制栅和衬底之间的电场的影响，所以即使控制栅施加到Vdd的电平，也无法形成导电沟道。因此，具有写入信息的器件将不会导通，而没有写入信息的器件将像普通晶体管一样工作。

通过将器件置于过饱和区域来完成写入过程，使沟道中的热电子加速，与衬底中的原子碰撞，然后离开衬底，通过薄氧化层隧穿到浮栅。在擦除过程中，通过将控制栅极电压反转为负，电子从浮栅隧穿回到晶体管的源极。

03图表

静态RAM开关技术使用带交叉耦合反相器的典型SRAM单元来存储传输晶体管或FPGA结构中嵌入式传输门的导通状态，如下所示。

这种技术的优点是，与浮栅器件相比，它需要更短的编程时间。其缺点在于面积相对较大(由于晶体管较多)，每次上电后都需要重写。早期的FPGA每次上电后都必须从外部rom或flash电路重写。现在很多基于SRAM技术的FPGA都包含闪存模块，存储电路的配置数据，每次上电后可以在内部写电路。

作者简介：刘红江，重庆邮电大学硕士研究生，海韵捷迅FPGA硬件工程师，有多年FPGA开发经验，熟悉verilog、C等编程语言，以及modelsim、vcs等工具的使用。在数字多媒体通信和AI加速器开发方面有着丰富的经验。

回顾唐子红

标签：器件编程晶体管