嵌入式系统以应用为中心，以计算机技术为基础，软硬件可裁剪，适用于对功能、可靠性、成本、体积、功耗等有严格要求的专用计算机系统。一般由四部分组成：嵌入式微处理器、外围硬件设备、嵌入式操作系统和用户的应用程序，用于控制、监控或管理其他设备。

无论是科研设备还是家用微波炉，都可以看到嵌入式控制技术的影子。嵌入式控制技术已成功应用于各个领域，并已广泛应用于人们的生命。

在控制电路的设计中，数据输入/输出端口是控制器完成数据输出和接收功能的关键部分，所以这部分电路设计的好坏关系到控制器能否正常工作。

1数字输入端口逻辑设计分析

以控制器为中心，根据数据流向，控制器的端口分为数字输入和数字输出，最简单的I/O形式是数字输入。从最简单的数字输入端口设计出发，讨论了输入端口设计中遇到的实际问题和解决方法。由于控制器的数据输入和输出引脚数量较少，并且数据输入和输出引脚需要进行时间复用，因此通常使用缓冲器或锁存器来连接控制器和外部设备。如图1所示，缓冲器74HC244位于处理器和外部设备之间。当处理器想要读取连接到外部接口的设备信号时，处理器通过READ引脚使74HC244的输出引脚有效。这样，外部设备数据就可以通过A0 A3和B0 74HC244的B3引脚，然后送到数据总线，这样单片机就可以读入设备数据。

图1所示的接口模式适用于输入端较少的情况，而目前针对便携设备的SoC设计不仅要求高性能、小尺寸，还要求低功耗。一般来说，SoC的静态功耗很小，而负载电容充放电的动态功耗很大。如果有很多功能设备挂在总线上，会导致总线上的容性负载很大。如果总线与片外设备连接，控制器将驱动长的片外连接和片外设备。如果系统设计中有很多数字输入，74HC244输入方案会有一些问题。这是因为74HC244三态输出端的最小电容值为20 pF，比SoC中各节点的电容负载高三个数量级。74HC244连接过多会使处理器数据总线上的电容负载值变大，导致数据总线无法接收数据。

为了降低电容对数据输入的影响，可以将图1所示的方案改进为图2所示的方案，并使用数据选择器代替74HC244，如74HC257。74HC257的输出最大电容为15 pF，比74HC244稍小。从图2中可以看出，控制器的数据总线可以通过使用74HC257连接到两个输入端，这相当于一条数据总线的输入电容仅为7.5 pF.当然，也可以使用8选1的数字逻辑电路，如74LS138或74HC151，但它们没有三态功能，所以要和74HC244结合起来提供数字输入功能。这样，处理器每条数据总线的输入电容可以减少到只用74HC244时的1/8。

如果系统设计中不需要同时采样比数据总线数量更多的数字输入，上述74HC244和74HC257方案完全适用。如果在系统设计中必须同时对大量数字输入进行采样，则在电路设计中必须使用锁存器来锁存数据。在电路设计中，常用的锁存器有74HC374和74HC574，它们的功能相似。由于74HC574的输入引脚和输出引脚布置在集成块的两侧，这种布置使得印刷电路板的布线更加简单；另一方面，74HC574的输出电容值为15 pF，与74HC244几乎相同。所以设计中一般选择74HC574。电路连接如图3所示，利用锁存器可以同时对大量数据输入进行采样。

数据选择器可以减少每条总线的负载电容，但可以同时对输入的数据进行采样。使用数据锁存器会增加数据总线的容性负载，因此需要在采样数据线的数量和数据选择器的数量之间找到一个合适的点。

图4给出了一个更好的解决方案。在电路中，移位寄存器74HC597级联在一起，连接到控制器的总线上，可以为处理器提供大量的数字输入管脚，同时可以最小化每条总线上的电容负载值。

74HC597是一个移位寄存器，有8个触发器连接到输入引脚。这些触发器是边沿触发的输入锁存器；同时，74HC597还有另外8个边沿触发锁存器串联在一起，形成一个移位寄存器。在图4中，当胶合逻辑的上升沿信号被发送到RCLK时，数据输入引脚的信号被同时采样，然后处理器通过胶合逻辑向SRLOAD发送信号，以将采样的数据从输入锁存器移动到移位寄存器中。在移位寄存器中，处理器通过SRCLK在每个时钟周期将数据移位一位。当允许在读取端读取数据时，数据由D0引脚发送至数据总线。

也可以简单地修改该电路，通过多路复用缓冲器将74HC597的QH信号引脚连接到每条数据总线，例如使用74HC244。经过这种改进后，处理串行数据的时间减少了，而且可以一次读出。

2数据输入端口保护设计分析

上面已经讨论了解决微处理器数据总线与外部设备接口的各种方法，下面将从实用的角度讨论避免系统外部干扰的方法。

在电路设计中，使CMOS器件的输入端悬空是一种不好的设计习惯，因为CMOS器件是压控的，未连接的输入端往往会接近CMOS的阈值电压，使芯片内部的晶体管做出不必要的开关动作，不仅增加了噪声干扰，还会消耗系统的功率。一般用上拉电阻或下拉电阻将未连接的输入引脚连接到电源或接地点，使其具有一定的电压值。CMOS输入引脚的最大输入电流很小，只有1 A左右，所以选择1m作为上拉电阻或下拉电阻。

在许多嵌入式系统中，输入引脚的有效电压通常高于5 V或负值(对地)。这种情况下，可以使用几个电阻来防止输入引脚过压。如图5所示，CMOS集成模块内部的两个二极管可以将电压箝位在CMOS器件的输入电压值。这两个二极管是高速CMOS器件(74HC系列)静电保护措施的一部分。

如图6所示，输入端连接两个肖特基二极管，可以更安全地保护输入端口，但成本会更高。前端的电压下降到集成块中两个二极管导通电压的1/3，集成块中的两个二极管不导通，所有的电流都通过前端正偏的肖特基二极管。这种电压保护电路在某些应用设计中是必要的。在一般设计中，没有输入引脚需要这样的额外保护，因为这样的外部电压保护需要使用非常精致的印刷电路板，在电路板上安装这些元件也需要一些制造成本。对于只有无源元件的设计，这个安装成本是不能忽略的。

图7是另一种保护方式，有两个作用：一是电容和电阻组成低通滤波器，减少输入信号的尖脉冲，而低频信号可以通过；第二，低通滤波器还具有静电保护功能。

下面讨论设计。如果是理想电容，0.1 F电容与22 k电阻串联可以提供静电保护。然而，实际设备不会在理想状态下工作。电路中有等效串联电阻和等效串联电感，如图8所示。

电容器制造商通常会给出图表来描述其电容器的典型ESR(等效串联电阻)和ESL(等效串联电感)，便于设计人员建立合适的电路模型，分析电路的工作原理。但是建立这样的模型还是比较困难的，因为电路模型中有些器件的参数很难确定。解决这一难点的唯一方法就是通过实验来验证，这样会增加实验设备的成本。

电路中的防静电保护器件还包括瞬态电压抑制器TVS(Transient Voltage Suppressor)，这是一种二极管形式的高性能保护器件。当TVS二极管的两极受到反向瞬态高能冲击时，它能以10-12秒的速度将两极间的高阻抗变为低阻抗，吸收高达几千瓦的浪涌功率，将两极间的电压箝位在预定值，有效保护电子电路中的精密元器件免受各种浪涌脉冲的伤害。由于其响应时间快、瞬态功率高、漏电流低、击穿电压偏差小、箝位电压容易控制、无损伤极限、体积小等优点，被广泛应用于计算机、数码相机等精密电子设备的保护电路中。

图中所示电路对大多数设计来说过于复杂，但如果不使用光电隔离器件，则最适合精密设计或要求严格的设计。在这样的设计中，元件的价格和电路板元件的排列也是需要考虑的重要因素。

在制造金属薄膜电阻器时，在金属线中插入一些绝缘层，改变金属线的几何结构，以达到精确的电阻值，这使得静电很容易从绝缘表面渗透到金属层中。这类电阻组成的电路有两种后果：一是有静电电压时，实际有效电阻值会小于其标称值；其次，容易形成电离通道，改变电阻的实际值。贴片电阻还有一个问题，就是当有静电电压时，它们与金属层之间的焊点会形成热点，这是金属表面电流密度不均匀造成的。这将导致芯片电阻被静电电流烧毁。在电路中选择电阻时，普通碳膜电阻是最佳选择。

光电隔离器件也可用于数字输入引脚的静电保护和抗干扰。它们可用于隔离几千伏电压，输入器件必须向光电隔离器件提供比CMOS门电路所需电流大1000倍的输入电流。光电隔离器件的转换速度比较慢，设计中要考虑如何保护光电隔离器件中的LED不受静电损坏。在设计中，应根据设计要求进行适当的选择。

标签

接口设计是嵌入式控制器系统的关键部分，因为嵌入式控制器的外部数据和外部设备状态的反馈都要通过接口发送给处理器。设计输入端口时，考虑两个方面：一是负载能力，即输入信号能否被控制器接收到；第二，防静电保护。现在很多处理器都采用CMOS工艺封装，可以满足低功耗的要求，对静电防护的要求更高。

标签：电路设计电阻